產(chǎn)品服務(wù)
組合邏輯等價性驗證工具EsseFCEC可為各類技術(shù)節(jié)點提供穩(wěn)定、準(zhǔn)確且高速的工業(yè)級芯片等價性驗證方案，有效應(yīng)對芯片設(shè)計與驗證過程中遇到的面積優(yōu)化、功耗優(yōu)化和驗證速度瓶頸問題。該產(chǎn)品基于可滿足性算法及電路優(yōu)化算法，支持綜合工具對電路進(jìn)行低功耗優(yōu)化、面積優(yōu)化等各種先進(jìn)優(yōu)化策略，能夠驗證超大規(guī)模電路之間的等價性，為芯片設(shè)計與驗證提供高精度的解決方案。EsseFCEC適用于ASIC/FPGA設(shè)計流程中的綜合前后、PR（布局布線）前后以及ECO（工程變更命令）前后的等價性驗證。
產(chǎn)品功能
支持System Verilog、VHDL等多種設(shè)計格式讀取
支持組合邏輯等價性驗證與時序等價性驗證
支持FSM recoding、clock-gating、retiming等先進(jìn)綜合優(yōu)化的驗證
支持使用DesignWare IP電路的驗證
支持邏輯錐圖形顯示等多種結(jié)果調(diào)試方法
-889.png)
